摘 要： 隨著遙感技術(shù)的發(fā)展，對(duì)高分辨率的遙感圖像實(shí)時(shí)壓縮的需求日益迫切。設(shè)計(jì)了高性能的圖像壓縮系統(tǒng)，由8片ADSP-TS201為核心處理器和2片F(xiàn)PGA組成，可提供高達(dá)28.8 GFLOPS的峰值浮點(diǎn)運(yùn)算能力。該平臺(tái)采用PCIE總線作為外部接口，具有良好的可擴(kuò)展性和強(qiáng)大的數(shù)據(jù)交換能力；各處理器采用Link Port互聯(lián)，形成松耦合結(jié)構(gòu)，可實(shí)現(xiàn)高速傳輸、實(shí)時(shí)處理和大容量存儲(chǔ)三者的平衡，具有良好的可重構(gòu)性和通用性。最后采用該系統(tǒng)實(shí)現(xiàn)JPEG2000壓縮，實(shí)驗(yàn)結(jié)果表明，該壓縮系統(tǒng)無損壓縮速率可達(dá)6.2 Mpixels/s，非常適用于高分辨率、高質(zhì)量遙感圖像壓縮領(lǐng)域。
關(guān)鍵詞： 多DSP；FPGA；圖像壓縮；JPEG2000；并行處理
0 引言
隨著新型傳感技術(shù)的發(fā)展，衛(wèi)星遙感圖像的分辨率迅速提升，數(shù)據(jù)量的爆炸式增長趨勢為傳輸信道和存儲(chǔ)空間帶了極大的壓力，因而，能否對(duì)遙感圖像進(jìn)行在軌實(shí)時(shí)高效壓縮便成為制約遙感技術(shù)發(fā)展的一個(gè)關(guān)鍵問題[1]。目前，相對(duì)于基于離散余弦變化廣泛采用的小波變換壓縮算法具有非常好的抗誤碼性能，不過相對(duì)于早期的壓縮算法，這類算法的復(fù)雜度明顯提高，運(yùn)算量和內(nèi)存消耗增大[2]，這對(duì)圖像壓縮處理系統(tǒng)提出了較高的要求。
FPGA和DSP在數(shù)據(jù)處理平臺(tái)中發(fā)揮著日益重要的作用，F(xiàn)PGA擅長執(zhí)行并行處理，而DSP擅長多算法任務(wù)和多條件操作等，因而采用FPGA和多片DSP的并行運(yùn)算系統(tǒng)受到越來越多的關(guān)注。
為了探索遙感圖像的機(jī)載實(shí)時(shí)壓縮技術(shù)，本文首先根據(jù)遙感圖像處理數(shù)據(jù)及流程特點(diǎn)，設(shè)計(jì)了2 FPGA+8 DSP的并行拓?fù)浼軜?gòu)，并構(gòu)建了機(jī)載實(shí)時(shí)處理硬件平臺(tái)，最后基于該平臺(tái)介紹了JPEG2000壓縮算法的實(shí)現(xiàn)方法，實(shí)驗(yàn)結(jié)果表明該平臺(tái)具有較強(qiáng)的遙感數(shù)據(jù)實(shí)時(shí)處理能力。
1 圖像壓縮系統(tǒng)設(shè)計(jì)
1.1 芯片選型
在本系統(tǒng)中，F(xiàn)PGA主要實(shí)現(xiàn)外部接口、邏輯控制和時(shí)序控制等功能，并承擔(dān)部分?jǐn)?shù)據(jù)處理工作，因此，需要具有較大的存儲(chǔ)空間，支持PCIE接口設(shè)計(jì)，具備較多的邏輯資源實(shí)現(xiàn)圖像預(yù)處理功能，并具有足夠的I/O口為FPGA管理多片DSP提供管腳支持。本系統(tǒng)選用Xilinx公司的XC6VLX240T。
為了滿足遙感圖像實(shí)時(shí)壓縮的要求，系統(tǒng)中選用的DSP要具有很強(qiáng)的定點(diǎn)和浮點(diǎn)運(yùn)算能力；要具有高性能的互聯(lián)接口；支持DSP之間、DSP與FPGA之間建立高速的數(shù)據(jù)通道；并且具有較大的內(nèi)部存儲(chǔ)空間，適應(yīng)圖像壓縮過程中大量中間數(shù)據(jù)的高速緩存。因此本系統(tǒng)選用ADI公司的TS201。
1.2 并行互聯(lián)方式
實(shí)現(xiàn)大規(guī)模運(yùn)算的高速執(zhí)行，需要借助多個(gè)處理單元同時(shí)運(yùn)行來減少任務(wù)執(zhí)行時(shí)間。并行技術(shù)可以體現(xiàn)在處理器內(nèi)部、處理器級(jí)以及系統(tǒng)級(jí)等方面，處理器間的拓?fù)浣Y(jié)構(gòu)可分為兩種[3]：(1)多處理器共享總線和存儲(chǔ)器的緊耦合結(jié)構(gòu)；(2)多處理器通過獨(dú)立接口實(shí)現(xiàn)互聯(lián)的松貼片繞線電感耦合結(jié)構(gòu)。
緊耦合結(jié)構(gòu)的優(yōu)點(diǎn)在于提供全局物理地址空間，允許任何處理器對(duì)等訪問全部存儲(chǔ)器，便于程序設(shè)計(jì)。ADSP-TS201的主機(jī)接口可以支持最高64 bit位寬的總線共享，全局映射的統(tǒng)一尋址空間可實(shí)現(xiàn)多處理器及存儲(chǔ)器間的無縫連接。但是，當(dāng)處理器數(shù)目較多時(shí)，頻繁的數(shù)據(jù)交換會(huì)產(chǎn)生嚴(yán)重的總線控制權(quán)競爭問題，從而導(dǎo)致系統(tǒng)運(yùn)算效率降低，特別是在進(jìn)行大數(shù)據(jù)量運(yùn)算和大數(shù)據(jù)量通信時(shí)，這個(gè)缺點(diǎn)會(huì)極大地制約整個(gè)系統(tǒng)的運(yùn)行效率。遙感圖像的實(shí)時(shí)壓縮是運(yùn)算密集型、數(shù)據(jù)吞吐密集型的數(shù)據(jù)處理過程，緊耦合結(jié)構(gòu)很難實(shí)現(xiàn)運(yùn)算、存儲(chǔ)、傳輸間的平衡，不利于實(shí)現(xiàn)復(fù)雜壓縮算法的實(shí)時(shí)處理。
在分布式松耦合結(jié)構(gòu)中，每片DSP通過獨(dú)立的接口連接到FPGA，這樣就能避免多個(gè)DSP同時(shí)訪問FPGA時(shí)的數(shù)據(jù)沖突。FPGA與DSP間常用的接口設(shè)計(jì)方法主要有3種：(1)采用外部雙口RAM；(2)在FPGA內(nèi)部構(gòu)建雙口RAM；(3)通過DSP的高速傳輸接口。前兩種連接方式中數(shù)據(jù)直接通過總線傳輸，且不涉及復(fù)雜的通信協(xié)議，接口設(shè)計(jì)比較簡單[4]，但是當(dāng)芯片數(shù)量較多時(shí)，硬件設(shè)計(jì)中的管腳及布線壓力會(huì)很大；另外DSP的數(shù)據(jù)總線將同時(shí)用于與FPGA和與外部存儲(chǔ)器通信，仍然會(huì)存在總線競爭風(fēng)險(xiǎn)。TS201可提供4路鏈路口，在采用4位并行方式傳輸時(shí)，可支持高達(dá)1.2 GB/s的雙向吞吐率；數(shù)據(jù)通信可由處理器核控制，也可由DMA控制器控制，而不需要占用處理器資源，這能為FPGA與DSP、DSP與外部存儲(chǔ)器以及DSP與DSP之間的高速數(shù)據(jù)傳輸提供便利，解決在數(shù)據(jù)密集型處理中這一制約系統(tǒng)整體性能的問題，因此，本系統(tǒng)將采用這種互聯(lián)結(jié)構(gòu)。 大功率電感廠家 |大電流電感工廠
