引 言
在現(xiàn)代社會(huì)里，無(wú)線通信在很多領(lǐng)域扮演著重要的角色。為滿足人們?nèi)遮叾鄻踊耐ㄐ判枨螅瑹o(wú)線通信技術(shù)不斷地進(jìn)行插件電感器著革新，以便得到更高的數(shù)據(jù)傳輸和處理能力。
然而，隨著超3G，4G通信技術(shù)的演進(jìn)，單個(gè)DSP處理器件自身的處理能力已不能滿足系統(tǒng)的需求。解決這一矛盾的有效途徑是采用分布式處理。然而，通常的基帶處理系統(tǒng)架構(gòu)，其本身并不具備分布式處理能力，并且這種架構(gòu)存在著諸多弊端，可升級(jí)性差。在系統(tǒng)設(shè)計(jì)時(shí)，F(xiàn)PGA和DSP的結(jié)構(gòu)就已經(jīng)固化，這為后期功能的改變和性能的提升帶來(lái)了很大的麻煩；系統(tǒng)的可移植性差，無(wú)法在pico，micro和macro基站中使用同一種架構(gòu)；這類架構(gòu)通常會(huì)使用EMIF 接口，EMIF接口會(huì)引入不確定性時(shí)延，而基帶處理算法對(duì)其具有敏感性；上行和下行處理在硬件上相分離，系統(tǒng)成本高。為了消除上述問(wèn)題對(duì)無(wú)線通信技術(shù)插件電感器發(fā)展的制約，本文在對(duì)RapidIO協(xié)議及相關(guān)技術(shù)進(jìn)行深入研究后，基于串行：RapidIO接口協(xié)議提出了一種新的基帶處理架構(gòu)。
1 RapidIO協(xié)議及關(guān)鍵技術(shù)的研究
作為一種基于可靠性的開(kāi)放式互連協(xié)議標(biāo)準(zhǔn)，Ra-pidIO以其高效率、高穩(wěn)定性、低系統(tǒng)成本的特點(diǎn)，為通信系統(tǒng)各器件間提供了高帶寬、低延時(shí)數(shù)據(jù)傳輸?shù)慕鉀Q方案；同時(shí)，其擁有支持點(diǎn)對(duì)點(diǎn)或點(diǎn)對(duì)多點(diǎn)的通信能力，支持DMA操作和消息傳遞，以及支持多種拓?fù)浣Y(jié)構(gòu)等特性，為數(shù)據(jù)處理性能穩(wěn)定快速地提升提供了強(qiáng)有力的保障。
1．1 RapidIO協(xié)議的研究
RapidIO的操作是基于請(qǐng)求和響應(yīng)事務(wù)的。操作的發(fā)起器件產(chǎn)生一個(gè)請(qǐng)求事務(wù)，該事務(wù)被發(fā)送至目標(biāo)器件，目標(biāo)器件收到請(qǐng)求事務(wù)后會(huì)產(chǎn)生一個(gè)響應(yīng)事務(wù)返回到發(fā)起器件，從而完成該次操作。RapidIO協(xié)議的核心是包和控制符號(hào)。包是系統(tǒng)中器件間的基本通信單元，它由事務(wù)和確保事務(wù)被準(zhǔn)確可靠傳送至目標(biāo)端點(diǎn)所必需的位字段構(gòu)成。控制符號(hào)用于管理RapidIO物理層互連的事務(wù)流，也用于包確認(rèn)、流量控制和維護(hù)。
RapidIO采用三層分級(jí)的體系結(jié)構(gòu)分別為邏輯層，傳輸層，物理層。如圖1所示。邏輯層規(guī)范在最頂層，定義了接口的全部協(xié)議和包的格式，它為器件發(fā)起和完成事務(wù)提供必要的信息。傳輸層規(guī)范在中間層，定義Ra-pidIO地址空間和數(shù)據(jù)在器件間傳輸包所需要的路由信息。物理層規(guī)范位于整個(gè)分級(jí)結(jié)構(gòu)的底部，包括器件級(jí)接口細(xì)節(jié)。該體系結(jié)構(gòu)最大的特點(diǎn)是不同的邏輯層和物理層都依靠同一公用傳輸層規(guī)范來(lái)連接，它使得RapidIO具有很強(qiáng)的靈活可變性。例如，在任意層對(duì)事務(wù)類型進(jìn)行修改或增加都不會(huì)更改到其他層的規(guī)范。
1．2 RapidIO的關(guān)鍵技術(shù)
1．2．1 流量控制
RapidIO流量控制的首要目的是確保系統(tǒng)中數(shù)據(jù)流的平穩(wěn)傳遞，以及避免事電腦電感器務(wù)因?yàn)楸欢氯鵁o(wú)法完成。RapidIO在鏈路級(jí)定義了三種流量控制機(jī)制：重傳、減速和基于信用的流量控制。重傳機(jī)制是最簡(jiǎn)單的機(jī)制，接收方在因?yàn)橘Y源缺乏而來(lái)不及接收包時(shí)，會(huì)發(fā)出一個(gè)重傳控制符號(hào)作為響應(yīng)，發(fā)送方接收到響應(yīng)后將從該包處開(kāi)始重傳直到其被接收方接收。減速機(jī)制是接收方通過(guò)發(fā)送減速控制符號(hào)，促使發(fā)送方在包間插入空閑控制符號(hào)，以增加發(fā)包間隔，從而達(dá)到降低發(fā)送流量的目的。基于信用的流量控制是接收方通過(guò)使用特定的控制符號(hào)向工字電感器發(fā)送方指明每種事務(wù)流對(duì)應(yīng)的緩沖空間信息，發(fā)送方根據(jù)該信息決定是否發(fā)包。
1．2．2 錯(cuò)誤管理
RapidIO的工作頻率非常高，而在高頻率下工作很容易發(fā)生錯(cuò)誤，因此需要強(qiáng)大的錯(cuò)誤覆蓋機(jī)制，使其從硬件上確保RapidIO能夠準(zhǔn)確地檢測(cè)到錯(cuò)誤，并從中恢復(fù)。RapidIO發(fā)生的錯(cuò)誤大體上可分為三類：第一類是接收方收到錯(cuò)誤包；第二類是發(fā)生丟失事務(wù)錯(cuò)誤；第三類是接口發(fā)生致命故障。 RapidIO結(jié)合重傳協(xié)議和循環(huán)冗余校驗(yàn)碼提供了廣泛的錯(cuò)誤檢測(cè)和恢復(fù)技術(shù)，同時(shí)還使用控制字符和響應(yīng)定時(shí)器來(lái)減小系統(tǒng)中漏檢錯(cuò)誤的可能性。
2 基于串行RapidIO的無(wú)線通信基帶處理系統(tǒng)架構(gòu)方案
本文基于串行RapidIO所提出的無(wú)線通信基帶處理系統(tǒng)架構(gòu)方案如圖2所示。在該方案中，CPU完成控制信息的一體電感生成以及MAC數(shù)據(jù)的調(diào)度，F(xiàn)PGA和DSP完成基帶數(shù)據(jù)的處理。各芯片均使用串行RapidIO與SRIO SWITCH芯片相連。
對(duì)于上行基帶處理而言，天線數(shù)據(jù)通過(guò)CPRI從射頻板傳輸?shù)交鶐О迳希?jīng)過(guò)CPRI與SRIO(串行RapidIO)的橋接器后由SRlO SWITCH交換到FPGA或DSP開(kāi)始處理。上行基帶處理通常需要在FPGA和DSP中進(jìn)行FFT、信道估計(jì)、解調(diào)、解重復(fù)、解交織、解擾、譯碼以及數(shù)據(jù)校驗(yàn)等處理。這些處理可以根據(jù)其在FPGA和DSP中實(shí)現(xiàn)的難易程度以及資源消耗率對(duì)實(shí)現(xiàn)器件進(jìn)行選擇。經(jīng)過(guò)校驗(yàn)后，上行數(shù)據(jù)再通過(guò) SRIOSWITCH被發(fā)往CPU進(jìn)行MAC層的處理，處理完成的數(shù)據(jù)最后通過(guò)CPU的GE接口進(jìn)入核心網(wǎng)。
大功率電感廠家 |大電流電感工廠
