編者按：sRIO一直以來都是用于嵌入式器件中的低延遲、高可靠性互連。今天，這些器件繼續進化，出現了第二代和第三代交換器和端點器件。目前的器件可提供超過所需sRIO規范子集的改進一包括可選sRIO擴展規范以及專有功能集。本刊將于七、八、九月連載三篇系列技術文章，深入討論sRIO技術。其中，第一篇文章將詳細分析標準sRIO功能在基帶中的應用，為下一步繼續討論如何利用預處理能力改善交換器和數據通道作鋪墊。第二篇文章將進一步討論第二代和第三代器件如何提供更多的專有特性，以進一步增強3G+基帶的性能和功能。第三篇文章將主要探討如何改進第二代和第三代sRIO器件，以提高3G+基帶處理能力的方法。

今天，串行RapidIO(sRIO)已經成為所有設計人員理想的嵌入式互連選擇。推動其廣泛采用的最大動力是無線電信基礎設施，尤其是基帶。該事實的證據來自全球各大OEM廠商，他們已在量產基于sRIO規范1.2和1.3版本的系統設計。

sRIO憑借元器件中的低延遲、高可靠性互連?，F在，這些器件繼續進化，出現了第二代和第三代交換器和端點器件。目前已被廣泛應用，可提供超過所需sRIO規范子集的功能--包括可選sRIO擴展規范以及專有功能集。本文是討論sRIO標準系列文章的第一篇，此文將詳細分析標準sRIO功能在基帶中的應用，為下一步繼續討論如何利用預處理能力改善交換器和數據通道作鋪墊。

sRIO概述

sRIO使基于交換器的對等網絡標準化(見圖1)。事實上，交換器本身的基本要求和功能根據規范都是標準的?；趕RIO的交換器可實現最佳的延遲和吞吐量，以及靈活的網絡拓撲結構。這些交換器可以按照先進電信計算架構(ATCA)或微型電信計算架構(microTCA)等標準提供靈活的模塊化背板支持。

該sRIO標準通過采用多點傳送事件控制符，實現所有器件的同步，特別是差模電感器端點。主機產生控制符，而交換器需要通過交換器本身，以最低的延遲將這些控制符轉發到其輸出端口上的目的地。這種能力在基帶幀同步過程中保持所有元件的同步非常有用。 所有基于sRIO的器件均可最低限度地提供接收器控制的流量控制。這保證了器件能夠以硬件物理層的輸入端口解決流量擁塞問題，而不會丟失數據包。而且每次處理都用一個處理ID來跟蹤，對送出包的響應也用該處理ID標注。這樣，背壓和處理完成都是在物理層處理的，可將擁塞狀態下的響應時間縮至最短，包的發送也可得到保證。

規范中的另一個標準是門鈴包。這些包在sRIO系統中扮演端點中斷的角色。在基帶中，數字信號處理(DSP)使用這些中斷來表示一個完整的IQ數據塊已經收到，處理也將開始。主處理器可使用門鈴來通知某個給定的系統事件。

基帶中的應用

與ATCA標準相比，sRIO標準既可以實現模塊化而且還有助于硬件的可擴展性。利用該靈活性的優勢，原始設備制造商(OEM)電感器是什么能夠節省成本，并支持多種無線標準。已經出現的理想架構是集合到單個交換主板上的四個或更多數字信號處理器的多個基帶卡(見圖2)。

多家供應商現已開始提供具有sRIO互連的旗艦DSP產品。這些DSP利用多個高性能的直接存儲器(Direct Memory Access，DMA)存取引擎，將數據從內部存儲器傳輸到sRIO端口，能最大限度擴大端口吞吐量。而且大多數器件都分配了多個器件ID，這有助于它們成為"單點傳送ID"的唯一目標，或者在多個DSP配置了相同一體成型電感器"多點傳送ID"的情況下，成為多點傳送的接收者之一。此外，一些DSP可提供能夠接收任何目標ID包的混雜模式。這種靈活性對于支持特定DSP的控制流量和上行數據非常重要，該數據往往是多點傳送到多樣性DSP的。這種混雜模式在要求有復雜數據通道的系統中也非常有用，因為它能緩和路由限制。 除了DSP陣列之外，FPGA通常還可提供基帶協處理功能貼片電感，以實現高度平行的信號處理。一般說來，FPGA作為單個sRIO端口的旁視器件，偶爾與含有兩個sRIO端口的數據通道一起使用。由于實現多sRIO端口和交換結構的成本較高，FPGA一般不用于交換。 大功率電感廠家 |大電流電感工廠