為了方便對1553B設(shè)備進行測試，介紹了一種基于ARM9平臺和FPGA的1553B總線測試系統(tǒng)的設(shè)計與實現(xiàn)方法。該系統(tǒng)以LPC3250作為微處理器，以CYCLONE I系列的EP1C6Q240C8芯片實現(xiàn)ARM與1553B協(xié)議芯片的接口邏輯。在Linux操作系統(tǒng)2.6內(nèi)核下實現(xiàn)1553B的驅(qū)動程序。15 53B協(xié)議芯片采用BU-64843T8，以實現(xiàn)系統(tǒng)的便攜性。

　　隨著航空電子系統(tǒng)的發(fā)展，多路數(shù)據(jù)傳輸數(shù)據(jù)總線在航空電子系統(tǒng)中起著越來越重要的作用，其主要特點是集中控制、實時性要求高、分布處理。1553B 總線以其具有較高的可靠性和靈活性，廣泛應(yīng)用于軍事、航空航天系統(tǒng)。傳統(tǒng)的1553B測試設(shè)備采用普通計算機或工控機作為測試平臺，通過PCI總線與被測設(shè)備通信，這對測試設(shè)備的攜帶造成極大不便。本文所闡述的測試系統(tǒng)以ARM9作為中央處理器，以DDC的BU-64843T7作為1553B協(xié)議芯片，從而實現(xiàn)系統(tǒng)的小型化和便攜化，應(yīng)用FPGA實現(xiàn)ARM時序與1553B時序的轉(zhuǎn)換，并采用Linux操作系統(tǒng)以確保系統(tǒng)穩(wěn)定可靠。

　　1 ARM與FPGA數(shù)據(jù)通信接口設(shè)計

　　1. 1 系統(tǒng)硬件介紹

　　該系統(tǒng)硬件由LPC3250核心板、外擴接口電路、FPGA和1553B協(xié)議芯片組成組成。系統(tǒng)架構(gòu)如圖1所示。

　　LPC3250微處理器面向低功耗、高性能的應(yīng)用，采用ARM926EJ-S CPU內(nèi)核，實現(xiàn)5級流水處理并采用哈佛結(jié)構(gòu)，可工作在266 MHz的頻率下，數(shù)據(jù)處理能力強大。

　　本系統(tǒng)外擴USB、RS232和網(wǎng)絡(luò)接口，用于操作系統(tǒng)的燒寫和驅(qū)動程序、應(yīng)用程序的調(diào)試，并且配備實時時鐘，可以掉電保持。為增加其可靠性，本系統(tǒng)在多處增加ESD芯片，以增強系統(tǒng)的抗靜電能力。 大功率電感廠家 |大電流電感工廠