VDD網絡上的電壓下降（IR）和VSS網絡上的地線反彈會影響設計的整個時序和功能，如果忽視它們的存在，很可能導致芯片設計的失敗。電源網格中的大電流也會引起電遷移（EMI）效應，在芯片的正常壽命時間內會引起電源網格的金屬線性能劣化。這些不良效應最終將造成代價不菲的現場故障和嚴重的產品可靠性問題。

　　電源網格的IR壓降和地線反彈

　　引起VDD網絡上IR壓降的原因是，晶體管或門的工作電流從VDD I/O引腳流出后要經過電源網格的RC網絡，從而使到達器件的VDD電壓有所下降。地線反彈現象與此類似，電流流回VSS引腳時也要經過RC網絡，從而導致到達器件的VSS電壓有所上升。更加精細的設計工藝和下一代設計技術使新的設計在IR壓降或地線反彈方面要承受更大的風險。電源網格上的IR壓降主要影響時序，它會降低門的驅動能力，增加整個路徑的時延。一般情況下，供電電壓下降5%會使時延增加15%以上。時鐘緩沖器的時延會由于IR壓降增加1倍以上。當時鐘偏移范圍在100ps內時，這樣的時延增幅將是非常危險的。可以想象一下集中配置的關鍵路徑上發生這種未期而至的延時會出現什么樣的情景，顯然，設計的性能或功能將變得不可預測。理想情況下，要想提高設計精度，其時序計算必須考慮最壞情況下的IR壓降。

　　電源網格分析方法主要有靜態和動態兩種方法。

　　靜態電源網格分析

　　靜態電源網格分析法無需額外的電路仿真即能提供全面的覆蓋。大多數靜態分析法都基于以下一些基本概念：

　　1．提取電源網格的寄生電阻；

　　2．建立電源網格的電阻矩陣；

　　3．計算與電源網格相連的每個電阻或門的平均電流；

　　4．根據晶體管或門的物理位置，將平均電流分配到電阻矩陣中； 大功率電感廠家 |大電流電感工廠