file:///C:UsersJoeDocumentsTencentFiles1773360350ImageC2CEQH1C2YK}RKV9${}4V(5U~I.pngfile:///C:UsersJoeDocumentsTencentFiles1773360350ImageC2CEQH1C2YK}RKV9${}4V(5U~I.png1、半導體的工藝尺寸

在我們談到半導體工藝尺寸的時候，通常對于下面的一串數字耳熟能詳：3um、2um、1.5um、1um、0.8um、0.5um、0.35um、0.25um、0.18um、0.13um、90nm、65nm、45nm、32nm、22nm、14nm、10nm...有人說5nm是半導體工藝的極限尺寸，也有人說1nm是半導體工藝的極限尺寸；iPhone6s的A9處理器更出現了三星14nm工藝和臺積電16nm工藝二個版本、哪個版本更先進的激烈的爭論。

這里的工藝尺寸，通常是指集成電路的最小線寬，那么在集成電路的內部，最小的線寬是指哪一個幾何尺寸呢？

在集成電路的內部，最小的功能單元是平面橫向導電的MOSFET，如下圖所示，這個結構及其工作原理以前的文章介紹過：功率MOSFET的結構及特點，其由三個電極：G柵極、D漏極和S源極組成。

圖1：平面橫向導電MOSFET

灰色Gate柵極的寬度、也就是溝槽寬度或者線寬，通常所說的多少多少um、多少多少nm就是指的這個寬度，而不是每個晶胞單元的尺寸。

溝槽寬度的減小，可以帶來如下的優點：

（1）溝槽寬度對應著D到S極的距離，溝槽寬度減小，載流子流動跨越溝道的導通時間減小，這樣允許工作的開關頻率就可以提高；

（2）溝槽寬度小，溝道完全開通所加的G極電壓可以降低，導通更容易，開關損耗降低；

（3）溝槽寬度減小，溝道導通電阻降低，也更一進降低導通損耗。

正因為這些優點，也驅使半導體制造公司不斷的采取新的工藝，追求更低的工藝尺寸，來提升半導體器件的性能、降低功耗。

圖2：變形的平面橫向導電MOSFET結構

圖2右上角為平面MOSFET的結構，實際的結構稍微變形，如圖2下方的所示，G極同樣也是跨在D和S之間，G極下面為絕緣的氧化層。

同一代技術，半導體生產的二大巨頭英特爾和臺積電，采用的線寬稍有差別，如下圖所示。

圖3：英特爾和臺積電工藝

2、傳統平面結構的限制

近些年來，半導體工藝不斷的向著微型化發展，基于傳統平面MOSFET結構的晶胞單元不斷的縮小，漏、源的間距也不斷的減小，G極下面的接觸面積越來越小，G極的控制力就不斷的減弱，帶來的問題就是不加柵極電壓時漏源極的漏電流增加，導致器件的性能惡化，同時增加了靜態的功耗。

增加G極面積的方法，就必須采用新的結構，如三維結構。

三維的G極結構有二種類型：一是雙柵極結構，二是Fin型結構，也就是非常有名的鰭型結構，如下圖所示。

(a)：雙柵極結構

G極不加電壓單G極加電壓雙G極加電壓

(b)：導通溝道

圖4：雙柵極結構及導通溝道

雙柵極結構形成二個溝道，減小溝道的導通電阻，增強了通流的能力和G極對溝道的控制能力。

圖5：Fin鰭型結構

FinFET結構看起來像魚鰭，所以也被稱為鰭型結構，其最大的優點是Gate三面環繞D、S兩極之間的溝道（通道），實際的溝道寬度急劇地變寬，溝道的導通電阻急劇地降低，流過電流的能力大大增強；同時也極大地減少了漏電流的產生，這樣就可以和以前一樣繼續進一步減小Gate寬度。

目前三星和臺積電在其14/16nm這一代工藝都開始采用FinFET技術。

圖6：Intel（左：22nm）和Samsung（右：14nm）Fin鰭型結構

注：圖3、圖6的圖片來于網絡。

文章來源：融創芯城

然后呢？