摘 要： 針對傳統直接數字頻率合成（DDS）算法存在的幅度量化誤差、相位截斷誤差問題，提出了一種混合利用信號對稱性+Sunderland構造對數據ROM進行壓縮的方法，用來增大數據ROM的存儲量，同時采用改進型相位抖動注入法抑制相位截斷誤差。硬件電路部分設計了幅頻校正電路，對信號進行校正，保證了信號幅度的穩定輸出。測試結果表明，信號發生器可以輸出高速、穩定、低衰減、低雜散的任意波形，輸出信號頻率范圍為1 MHz~30 MHz，幅度峰峰值為40 mV~6.7 V。

關鍵詞： 直接數字頻率合成；任意信號發生器；雜散分析；延時抖動法；LC校正電路

0 引言

近年來，隨著數字電視、通信雷達、航空航天等領域技術的快速發展，對信號發生器的要求也越來越高，在一些特殊場合，傳統的信號發生器已經難以滿足設計的需求[1]。直接數字頻率合成（DDS）技術自問世以來，由于其具有相對帶寬大、低成本、高分辨率和快速轉換時間等優點[2]電感器的參數，得到了越來越多的重視和應用。但DDS技術輸出雜散多而且抑制不強成為限制其發展應用的關鍵所在。傳統的DDS設計中，雜散抑制僅僅通過低通濾波器，可以在一定程度上濾除部分雜散，但在某些高頻信號中無法滿足要求。文獻[3]提出了利用信號對稱性進行波形數據ROM壓縮，雖然在根本上抑制了相位截斷誤差和幅度量化誤差，但由于只能壓縮到原有的1/4，效果不是非常明顯。文獻[4]提出了相位擾動技術來抑制相位截斷誤差，但是只對邊帶雜散有抑制，對底邊的雜散抑制不明顯。本文針對幅度量化誤差和相位截斷誤差，應用基于對稱性+Sunderland構造對數據ROM進行壓縮，可以將其壓縮為原來的1/12。同時設計了延時抖動法和LC校正電路對相位截斷誤差和幅度量化誤差進行了有效的抑制。

1 DDS基本原理及雜散分析

1.1 DDS基本原理

直接數字頻率合成器（DDS）基本原理如圖1所示。

DDS一般由基準時鐘源、相位累加器貼片電感器生產廠家、相位調制器、波形存儲器、幅度調制器、D/A轉換器和低通濾波器LPF組成[5]。整個系統在相同時鐘clk控制下，在每個時鐘周期，頻率控制字M與N位相位累加器進行1次累加運算。相位累加器輸出的相位作為地址送到數據ROM表，尋址存在ROM的波形幅度量化值數據，然后輸出，完成相位數據到幅度的變化，再經過低通濾波器處理后得到理想的波形。

1.2 DDS雜散分析

由于芯片資源的限制，導致數據ROM無法做到足夠大，因此對幅度值進行了近似的存儲，幅度量化誤差就是由省略部分產生的。同時，因為要求產生的波形與幅度量化誤差具有相同的周期，所以幅度量化誤差不會引人其他的雜散。

由此可見，如果數據ROM多存儲一位，信噪比就改善約6.02 dB。

也是因為數據ROM容量大小的限制，一般B取32位或48位，由相位累加器的高H位來尋址，這就導致舍去了L=B-H位，從而造成相位截斷誤差。

設信號S(n)為：

對l(t)進行傅里葉級數展開得：

綜上所述，如果數據ROM舍位加一位，相位截斷誤差引起的雜散就會增加約6.02 dB。

由以上幅度量化誤差和相位截斷誤差來源來看，對數據ROM的壓縮可以增大數據容量一體成型電感 ，從而有效地對雜散進行抑制。本文又分別設計了延時抖動法來對相位截斷誤差進行抑制，在外圍硬件部分設計幅頻校正電路對幅度進行了校正。

2 雜散抑制處理

2.1 基于對稱性的Sunderland數據ROM壓縮法

2.2 延時疊加抖動法

實際DDS實現中相對于幅度量化誤差相位截斷誤差影響更大，相位截斷誤差主要是由于誤差序列的周期性造成的，相位抖動法就是依靠打破這種周期性及與信號的相關性，使其從離散譜變成連續譜，從而達到抑制雜散的作用。同時針對主頻譜線的邊帶噪聲，設計了延時疊加法，提高了信號的信噪比，從而達到抑制雜散的作用。延時疊加抖動法結構如圖2所示。 大功率電感廠家 |大電流電感工廠