1 通信處理器MPC8272讀寫時序
MPC8272總線對外部器件的讀、寫訪問是通過存儲器控制模塊來實現的，存儲器控制模塊生成8個外部存儲器地址空間片選信號CSO～CS7，每個片選信號對應2個主要控制寄存器BR和OR，用它們來定義片選信號所定義的地址空間和對等待狀態數、讀寫選通信號的建立時間、激活時間、保持時間等的設置。MPC8272對外部器件數據讀、寫時序如圖1、圖2所示。其中tc是外部總線工作時鐘Clock的時鐘周期，tRC和tWC分別是讀寫指令周期，tW是讀寫指令周期內插入的Clock時鐘周期。當不使用外部輸入信號TA(數據傳輸確認信號)時，插入的時鐘周期數由0R寄存器的SCY值確定，其值最大為15個時鐘周期；當使用外部輸入信號TA時，插入的時鐘周期數由其確定；當輸入信號TA變低時(即外設數據準備好時)，處理器即可完成此次數據的讀寫操作。
MPC8272的一體成型電感器外部總線工作頻率可達100 MHz。當讀寫指令周期不插入時鐘周期時，其外部總線指令周期為2個時鐘周期——20 ns，外部總線速率最高可達(50×N)Mbps(其中N為總線數據位寬)。該速率對于一般通用外設來說是很高的，需調整OR寄存器的SCY值以降低總線速率與外設進行讀寫操作。插入最大15個時鐘周期時，外部總線指令周期最大為17個時鐘周期——170 ns，此時外部總線速率最低為(5．8×N)Mbps，該速率滿足常用外設的總線讀寫要求。對于通信的一些特殊外設，如交換網絡電路MT90826、雙口RAM IDT71V321、數字信號處理器TMS320VC5416等接口，需采用處理器MPC8272的外部數據傳輸確認信號TA并設計相應的外部硬件等待邏輯電路進一步降低總線速率或動態插入任何數目的等待時鐘周期tW，以避免數據讀寫沖突，提高處理器總線效率和數據傳輸可靠性。
2 外設讀寫時序分析
作為語音通信產品，共模電感嵌入式處理器主要外設的工作是：話音交換矩陣完成話音交換；DSP完成DTMF收發號、FSK來電號碼顯示以及會場話音融合等；雙口RAM完成嵌入式處理器與其他處理器間的數據通信；顯示器用于參數設置或功能顯示等。各外設的總線接口具有讀、寫周期長且不確定等特點，不能直接與MPC8272總線連接，需設計相應的外部硬件電路以滿足外設的讀寫時序要求。以下分別對各外設接口進行介紹。
MT90826是卓聯公司開發的4 096×4 096通道無阻塞大型話音交換矩陣電路，支持2．048 Mbps、4．096 Mbps、8．192Mbps和16．384．Mbps等ST—BUS格式數據流。電路采用順序寫入控制讀出交換機理，每個輸出通道對應一個連接寄存器。嵌入式處理器通過在輸出通道的連接寄存器中寫入輸入通道的地址，完成輸入與輸出通道話音數據流的交換。嵌入式處理器對MT90826的讀寫操作是否完成，可通過MT90826的數據傳輸確認信號DTA指示，其時序如圖3所示。當DTA信號在片選周期內由高變低后，表示嵌入式處理器可以結束本次總線的讀寫操作了。tAKD時間長短并不確定，其最大值為240 ns，最小值為0。
在貼片電感一個系統中電感器線圈，可能存在多片數字信號處理器TMS320VC5416，它們分別完成DTMF收發號、FSK來電號碼顯示和會場話音融合等功能。TMS320VC5416采用8位HPI接口與嵌入式處理器進行數據交換，其通信原理與兩個處理器之間采用雙口RAM進行數據通信相似，即兩處理器共享一段內存空間，分不同時間對其讀寫操作。當處理器1正在對一個內存地址操作(讀或寫)，而處理器2也需對其進行操作(寫或讀)時，此時輸出忙占用信號，處理器2需等待忙占用信號結束后才能完成電感生產本次寫或讀操作。TMS320VC5416與雙口RAM IDT71V321的不同之處在于：嵌入式處理器操作IDT71V321是直接內存操作，而嵌入式處理器操作TMS320VC5416是通過HPI接口地址、數據寄存器間接操作TMS320VC5416的內存空間的。另外，TMS320VC5416的HPI接口忙信號HRDY為高電平有效，IDT71V321接口忙信號BUSY為低電平有效。HRDY和BUSY信號的產生均具有隨機性，且隨著總線操作頻率的增加而加大；忙等待時間tRDY和tBUSY也具有不確定性，與其通信的處理器運行速度的快慢有關，讀寫時序如圖4所示。 大功率電感廠家 |大電流電感工廠
