事實(shí)上，上拉電阻和下拉電阻是沒有嚴(yán)格的區(qū)別的，上拉電阻時(shí)輸入電流，下拉電阻時(shí)輸出電流。強(qiáng)弱主要決定于阻值的不同，那么上來電阻和下拉電阻在使用的電路中進(jìn)行選擇，要注意哪些影響因素才能正確的選擇合適的電阻呢？

上來電阻和下拉電阻的選擇應(yīng)結(jié)合開關(guān)管特性和下級(jí)電路的輸入特性進(jìn)行設(shè)定，主要考慮以下四方面的因素。1、驅(qū)動(dòng)能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅(qū)動(dòng)能力越強(qiáng)，但功耗越大，設(shè)計(jì)是應(yīng)注意兩者之間的均衡。2、下級(jí)電路的驅(qū)動(dòng)需求。同樣以上拉電阻為例，當(dāng)輸出高電平時(shí)，開關(guān)管斷開，上拉電阻應(yīng)適當(dāng)選擇以能夠向下級(jí)電路提供足夠的電流。3、高低電平的設(shè)定。不同電路的高低電平的門檻電平會(huì)有不同，電阻應(yīng)適當(dāng)設(shè)定以確保能輸出正確的電平。以上拉電阻為例，當(dāng)輸出低電平時(shí)，開關(guān)管導(dǎo)通，上拉電阻和開關(guān)管導(dǎo)通電阻分壓值應(yīng)確保在零電平門檻之下。4、頻率特性。以上拉電阻為例，上拉電阻和開關(guān)管漏源級(jí)之間的電容和下級(jí)電路之間的輸入電容會(huì)形成RC 延遲，電阻越大，延遲越大。上拉電阻的設(shè)定應(yīng)考慮電路在這方面的需求。

同樣的，下拉電阻設(shè)定的原則和上拉電阻是相同的。OC門輸出高電平時(shí)是一個(gè)高阻態(tài)，其上拉電流要由上拉電阻來提供，設(shè)輸入端每端口不大于100uA，設(shè)輸出口驅(qū)動(dòng)電流約500uA，標(biāo)準(zhǔn)工作電壓是5V，輸入口的高低電平門限為0.8V(低于此值為低電平)，2V(高電平門限值)。選上拉電阻時(shí)，500uA x 8.4K= 4.2 即選大于8.4K 時(shí)輸出端能下拉至0.8V 以下，此為最小阻值，再小就拉不下來了。如果輸出口驅(qū)動(dòng)電流較大，則阻值可減小，保證下拉時(shí)能低于0.8V 即可。 當(dāng)輸出高電平時(shí)，忽略管子的漏電流，兩輸入口需200uA x15K=3V 即上拉電阻壓降為3V，輸出口可達(dá)到2V，此阻值為最大阻值，再大就拉不到2V 了。選10K 可用COMS 門的可參考74HC 系列 設(shè)計(jì)時(shí)管子的漏電流不可忽略，IO 口實(shí)際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：輸出高電平時(shí)要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐了，否則多余的電流喂給了級(jí)聯(lián)的輸入口，高于低電平門限值就不可靠了。在數(shù)字電路中不用的輸入腳都要接固定電平，通過1k 電阻接高電平或接地。 大功率電感廠家 |大電流電感工廠