2 系統(tǒng)硬件設(shè)計(jì)
2.1 系統(tǒng)硬件構(gòu)架
系統(tǒng)硬件電路由3部分組成：數(shù)據(jù)采集、單片機(jī)系統(tǒng)和接口，硬件框圖如圖1所示。
被測(cè)三相電壓分別加到取樣電路的輸入端，信號(hào)按比例變換后，再經(jīng)阻抗匹配網(wǎng)絡(luò)，由16選1多插件電感企業(yè)路模擬開(kāi)關(guān)，采樣保持電路加到A/D轉(zhuǎn)換的輸入端。A/D轉(zhuǎn)換后的數(shù)據(jù)經(jīng)鎖存后輸入MCU，再由運(yùn)算判斷被測(cè)電壓是否合格。同時(shí)，可將測(cè)量結(jié)果計(jì)入存儲(chǔ)器件。MCU通過(guò)對(duì)時(shí)鐘的電感制造商操作，可實(shí)時(shí)將時(shí)間及測(cè)量結(jié)果顯示在VFD上，通過(guò)鍵盤(pán)調(diào)整時(shí)鐘。因系統(tǒng)中有存儲(chǔ)器件，可將歷史數(shù)據(jù)調(diào)出，在VFD顯示。可將測(cè)量?jī)x通過(guò)PC機(jī)接口與微機(jī)連接，在微機(jī)上集中操作、監(jiān)控儀表。
2.2 系統(tǒng)電路設(shè)計(jì)
該儀表設(shè)計(jì)測(cè)量范圍為90～110 V，因此峰值電壓為通過(guò)匹配網(wǎng)絡(luò)，峰值電壓變?yōu)樗裕x取耦合電感線圈的初級(jí)與次級(jí)比為12：1，匹配網(wǎng)絡(luò)的輸出電壓則為-10～+10 V。
采用輪詢方式設(shè)計(jì)，選用模擬多路開(kāi)關(guān)器件CD4067B,分別選通3路被測(cè)電壓，通過(guò)同一測(cè)量電路分別測(cè)量3路。CD40-67B的輸入阻抗為50 Ω，其輸入端必須加匹配網(wǎng)絡(luò)。該器件輸入VP-P最大值為20 V，最大延遲時(shí)間60ns。采樣保持電路采用LF398，該器件輸入VP-P最大值36V，滿足測(cè)量需求。A/D轉(zhuǎn)換器采用AD574A，該器件輸入電壓為+10 V，采樣位數(shù)為12位。采樣數(shù)據(jù)選用帶符號(hào)的二進(jìn)制表示，最高位為符號(hào)位，后11位為數(shù)據(jù)位，采樣速度達(dá)35μs。AD574A模壓電感生產(chǎn)可調(diào)節(jié)參考電壓，提高測(cè)量精度。經(jīng)A/D轉(zhuǎn)換后的數(shù)據(jù)經(jīng)74LS374鎖存后輸入MCU進(jìn)行計(jì)算。MCU選用AT89C51，內(nèi)
帶4KB片內(nèi)ROM，時(shí)鐘選用11.0592 MHz，可滿足計(jì)算需求。
