0引言
在現場可編程邏輯芯片的設計過程中不同模塊之間的數據接口尤其是不同時鐘系統的各個模塊之間的數據接口是系統設計的一個關鍵用異步FIFO模塊來實現接口，接口雙方都在自己時鐘的同步下進行工作它們之間不需要互相握手只需要跟接口FIFO模塊進行交互即可即向接口FIFO模塊中寫入數據或從FIFO模塊中讀出數據。用這樣一個緩沖FIFO模塊實現FPGA內部不同時鐘系統之間的數據接口使設計變得非常簡單和容易所用的FIFO接口是XILINX公司提供的IP核。經過充分測試和優化，系統運行穩定占用的FPGA內部資源也非常少。
1 FIFO 類型
FIFO先進先出隊列是一種在電子系統得到廣泛應用的器件通常用于數據的緩存和用于容納異步信號的頻率或相位的差異FIFO的實現通常是利用雙口RAM 和讀寫地址產生模塊來實現的圖1顯示出了FIFO 的內部結構。
圖1 FIFO內部結構圖
FIFO的功能框圖如圖2 所示
圖2 FIFO功能框圖
根據讀寫操作的同電感加工步/異步標志方案的同步/異步第一個寫操作以及復位功能的不同FIFO 存儲器可分為4 大類：
(1)異步FIFO。 通常只有兩個控制信號讀使能( RE )與寫使能( WE)信號標志信號有全空標志(EF)全滿標志(FF) 可選半滿標志(HF)幾乎全滿標志(AF) 幾乎全空標志(AE)這些標志并不與任何時鐘或事件同步但是反映讀寫指針的即時對照。
(2)選通式FIFO。與異步FIFO存儲器相似選通FIF電感生產O通常使用讀寫選通UNCK和LDCK信號以及輸出使能OE信號這類FIFO 通常提供半滿標志(HF)可選幾乎滿標志(AF)幾乎空標志(AE)全空標志(EF)和全滿標志(FF)這些標志雖然反映讀寫指針但不與任何時鐘或事件同步。
(3)標準同步FIFO。同步FIFO需要自由運行的讀和寫時鐘RCLK 和WCLK 讀寫操作是與這些時鐘同步的控制信號包括讀使能信號FEN 寫使能信號WEN和輸出使能信號OE 標志方案使用全空標志全滿標志和半滿標志時序上不是FWFT 的因此寫入FIFO 的第一個字先停留在一個在存儲單元中。
(4)FWFT 同步FIFO。FWFT First Word Fall Through FIFO與標準FIFO相似它需要自由運行的讀時鐘和寫時鐘RCLK和WCLK讀寫操作與這些時鐘同步控制信號包括讀使能REN寫使能WEN以及輸出使能信號OE內部結構是首字直接通過First Word Fall Through 的即是寫入FIFO 的第一個數據單元直接進入輸出緩沖區而不是停在存儲器單元其標志方案是FWFT結構的直接結果也與標準同步FIFO不同。功率電感FWFT FIFO 存儲器使用輸出預備OR和輸入預備IR標志而不使用全空標志和全滿標志。FWFT FIFO 也使用半空標志，也可選幾乎全空標志和全滿標志。
2 FPGA內部軟FIFO的設計
FPGA中有幾個大容量的RAM，本文以XILINX公司Spartan-ⅡE系列芯片為設計芯一體電感片。在Spartan-ⅡE系列芯片中包含兩列Block RAM，并且沿垂直邊擺放。如圖3所示
圖3 雙口 RAM
不同的Spartan-ⅡE系列芯片的所包含的Block RAM個數和位數如表1所示：
表1. Spartan-ⅡE BRAM
|
Spartan-ⅡE系列 |
個數 |
位數 |
|
XC2S50E |
8 |
32/K位 |
|
XC2S100E |
10 |
4工字電感器0/K位 |
|
XC2S150E 大功率電感廠家 |大電流電感工廠首先回顧和總結了目前諧波提取的方法并比較了各種方法的特點；詳細地討論了一種基于瞬時無功電流理論三相諧波提取的方法并討論了這種方法的低通數字濾波器設計,具體分析研究了濾波器的種類、截止頻率和采樣頻率對三 ?
作為工作于開關狀態的能量轉換裝置，開關電源的電壓、電流變化率很高，產生的干擾強度較大；干擾源主要集中在功率開關期間以及與之相連的散熱器和高平變壓器，相對于數字電 由于產銷量大，熱軋廠為了提高自動化程度，使用了大量的功率電感式傳感器來定位熱軋機床的平移以及垂直運動的位置，由擋塊來觸發開關（安裝位置見圖）。原來該廠使用的其他廠家的傳感器檢測距離較短、安裝要求 大功率電感
|